High-Level Synthesis with the Vitis HLS Tool
線上活動
Vitis™ HLS 工具可讓使用者透過將C/C++ 函數綜合成RTL，輕鬆建立複雜的FPGA演算法。
Vitis HLS 工具與Vivado™ Design Suite（用於綜合、佈置和佈線）及Vitis™ 統一軟體平台（用於所有異質系統設計和應用）高度整合。
- 使用Vitis HLS 流程，使用者可針對C 程式碼應用指令，建立專門用於所需實現方案的RTL。
- 不僅可從C 語言原始碼建立多個設計架構，還可啟用高品質Correct-by-Construction RTL 的路徑。
- C 語言模擬可用於驗證設計，支援比基於RTL 的傳統模擬更快的迭代。
- Vitis HLS 工具具有一系列豐富的分析及除錯工具，可促進設計最佳化。
Vitis HLS Training Agenda:
- 10:00~10:30 Introduction to High-Level Synthesis
- 10:30~11:00 Vitis HLS Tool Flow
- 11:00~11:30 Abstract Parallel Programming Model for HLS
- 11:30~12:00 Design Exploration with Directives
- 12:00~13:00 Break
- 13:00~13:30 Introduction to Vitis HLS Design Methodology
- 13:30~14:30
- Introduction to I/O Interfaces(15/60)
- Block-Level Protocols(15/60)
- Port-Level I/O Protocols(15/60)
- AXI Adapter Interface Protocols(15/60)
- 14:30~15:00 Pipeline for Performance
- 15:00~16:00 Optimization Strategies
- 16:00~16:30 HLS Design Flow – System Integration
- 16:30~17:00 Hardware Modeling
- 17:00~17:30 Lucky Draw
※請填妥各項報名資訊並於活動直播抽中時回應主持方，以免喪失獲獎資格。
Lucky Draw獎項：
SONY WF-LS900 無線降噪耳機 * 1
羅技 G304 無線遊戲滑鼠 * 2
FamilyMart 500NT 禮物卡 * 3
※主辦單位保有最終修改、變更、活動解釋及取消本活動之權利，若有相關異 動將會公告於網站， 恕不另行通知。
※本活動獎品寄送地區僅限台灣地區(包含本島、金門、澎湖、馬祖及等台灣外島)，恕無法寄送至其他海外地區。
報名資訊：
Date：2024 年 2 月 23 日 星期五
Time：10AM ~ 6PM
Workshop型式：Microsoft Teams線上會議
報名費用：FREE
線上報名：
主辦單位：美商超微半導體股份有限公司、一元素科技股份有限公司
